Multiplexer
Een multiplexer is een combinatiecircuit met 2 N invoerlijnen en een enkele uitvoerlijn. Simpel gezegd is de multiplexer een combinatiecircuit met meerdere ingangen en één uitgang. De binaire informatie wordt ontvangen van de ingangslijnen en naar de uitgangslijn geleid. Op basis van de waarden van de selectieregels wordt één van deze data-ingangen met de uitgang verbonden.
In tegenstelling tot encoder en decoder zijn er n selectieregels en 2 N invoerlijnen. Er zijn er dus in totaal 2 N mogelijke combinaties van ingangen. Een multiplexer wordt ook behandeld als Mux .
Er zijn verschillende typen multiplexers, die als volgt zijn:
2×1 multiplexer:
In een 2×1 multiplexer zijn er slechts twee ingangen, namelijk A 0 en een 1 , 1 selectieregel, d.w.z. S 0 en enkele uitgangen, d.w.z. Y. Op basis van de combinatie van ingangen die aanwezig zijn op de selectielijn S 0 , wordt één van deze 2 ingangen op de uitgang aangesloten. Het blokdiagram en de waarheidstabel van de 2 × Hieronder wordt 1 multiplexer weergegeven.
Blokdiagram:
Waarheidstabel:
De logische uitdrukking van de term Y is als volgt:
Y=S 0 '.A 0 +S 0 .A 1
Logisch circuit van de bovenstaande uitdrukking wordt hieronder gegeven:
4×1 multiplexer:
In de 4×1 multiplexer zijn er in totaal vier ingangen, namelijk A 0 , A 1 , A 2 , en een 3 , 2 selectielijnen, d.w.z. S 0 en S 1 en enkele uitgang, d.w.z. Y. Op basis van de combinatie van ingangen die aanwezig zijn op de selectielijnen S 0 en S 1 , wordt één van deze 4 ingangen op de uitgang aangesloten. Het blokdiagram en de waarheidstabel van de 4 × Hieronder wordt 1 multiplexer weergegeven.
Blokdiagram:
Waarheidstabel:
De logische uitdrukking van de term Y is als volgt:
Y=S 1 ' S 0 ' A 0 +S 1 ' S 0 A 1 +S 1 S 0 ' A 2 +S 1 S 0 A 3
Logisch circuit van de bovenstaande uitdrukking wordt hieronder gegeven:
8 naar 1 multiplexer
In de 8 naar 1 multiplexer zijn er in totaal acht ingangen, d.w.z. A 0 , A 1 , A 2 , A 3 , A 4 , A 5 , A 6 , en een 7 , 3 selectielijnen, d.w.z. S 0 , S 1 en S 2 en enkele uitgang, d.w.z. Y. Op basis van de combinatie van ingangen die aanwezig zijn op de selectielijnen S 0 , S 1, en S 2 , wordt één van deze 8 ingangen op de uitgang aangesloten. Het blokdiagram en de waarheidstabel van de 8 × Hieronder wordt 1 multiplexer weergegeven.
Blokdiagram:
Waarheidstabel:
De logische uitdrukking van de term Y is als volgt:
Y=S 0 '.S 1 '.S 2 '.A 0 +S 0 .S 1 '.S 2 '.A 1 +S 0 '.S 1 .S 2 '.A 2 +S 0 .S 1 .S 2 '.A 3 +S 0 '.S 1 '.S 2 A 4 +S 0 .S 1 '.S 2 A 5 +S 0 '.S 1 .S 2 .A 6 +S 0 .S 1 .S 3 .A 7
Logisch circuit van de bovenstaande uitdrukking wordt hieronder gegeven:
8 × 1 multiplexer met behulp van 4 × 1 en 2 × 1 multiplexer
Wij kunnen de 8 implementeren × 1 multiplexer met behulp van een multiplexer van lagere orde. Het implementeren van de 8 × 1 multiplexer, we hebben er twee nodig 4 × 1 multiplexers en één 2 × 1 multiplexer. De 4 × 1 multiplexer heeft 2 selectielijnen, 4 ingangen en 1 uitgang. De 2 × 1 multiplexer heeft slechts 1 selectielijn.
Voor het verkrijgen van 8 gegevensinvoer hebben we twee 4 nodig × 1 multiplexers. De 4 × 1 multiplexer produceert één uitgang. Om de uiteindelijke uitvoer te krijgen, hebben we dus een 2 nodig × 1 multiplexer. Het blokschema van 8 × 1 multiplexer met 4 × 1 en 2 × Hieronder wordt 1 multiplexer weergegeven.
16 naar 1 multiplexer
In de 16 naar 1 multiplexer zijn er in totaal 16 ingangen, d.w.z. A 0 , A 1 , …, A 16 , 4 selectielijnen, d.w.z. S 0 , S 1 , S 2 , en S 3 en enkele uitgang, d.w.z. Y. Op basis van de combinatie van ingangen die aanwezig zijn op de selectielijnen S 0 , S 1 , en S 2 wordt één van deze 16 ingangen op de uitgang aangesloten. Het blokdiagram en de waarheidstabel van de 16 × 1
Blokdiagram:
Waarheidstabel:
De logische uitdrukking van de term Y is als volgt:
J=A 0 .S 0 '.S 1 '.S 2 '.S 3 '+A 1 .S 0 '.S 1 '.S 2 '.S 3 +A 2 .S 0 '.S 1 '.S 2 .S 3 '+A 3 .S 0 '.S 1 '.S 2 .S 3 +A 4 .S 0 '.S 1 .S 2 '.S 3 '+A 5 .S 0 '.S 1 .S 2 '.S 3 +A 6 .S 1 .S 2 .S 3 '+A 7 .S 0 '.S 1 .S 2 .S 3 +A 8 .S 0 .S 1 '.S 2 '.S 3 '+A 9 .S 0 .S 1 '.S 2 '.S 3 +J 1 0.S 0 .S 1 '.S 2 .S 3 '+A 1 1.S 0 .S 1 '.S 2 .S 3 +A 1 2 S 0 .S 1 .S 2 '.S 3 '+A 1 3.S 0 .S 1 .S 2 '.S 3 +A 1 4.S 0 .S 1 .S 2 .S 3 '+A 1 5.S 0 .S 1 .S 2 '.S 3Logisch circuit van de bovenstaande uitdrukking wordt hieronder gegeven:
16×1 multiplexer met behulp van 8×1 en 2×1 multiplexer
Wij kunnen de 16 implementeren × 1 multiplexer met behulp van een multiplexer van lagere orde. Het implementeren van de 8 × 1 multiplexer, we hebben er twee nodig 8 × 1 multiplexers en één 2 × 1 multiplexer. De 8 × 1 multiplexer heeft 3 selectielijnen, 4 ingangen en 1 uitgang. De 2 × 1 multiplexer heeft slechts 1 selectielijn.
Voor het verkrijgen van 16 gegevensinvoer hebben we twee 8 × 1 multiplexers nodig. De 8 × 1 multiplexer produceert één uitgang. Om de uiteindelijke uitvoer te krijgen, hebben we dus een 2 nodig × 1 multiplexer. Het blokschema van 16 × 1 multiplexer met 8 × 1 en 2 × Hieronder wordt 1 multiplexer weergegeven.
