Multiplexer
Un multiplexer è un circuito combinatorio che ha 2 N linee di ingresso e una singola linea di uscita. Semplicemente, il multiplexer è un circuito combinatorio multi-ingresso e uscita singola. Le informazioni binarie vengono ricevute dalle linee di ingresso e dirette alla linea di uscita. In base ai valori delle linee di selezione, uno di questi ingressi dati verrà collegato all'uscita.
A differenza di encoder e decoder, ci sono n linee di selezione e 2 N linee di ingresso. Quindi in totale sono 2 N possibili combinazioni di input. Anche un multiplexer viene trattato come Mux .
Esistono vari tipi di multiplexer che sono i seguenti:
Multiplexer 2×1:
Nel multiplexer 2×1 ci sono solo due ingressi, cioè A 0 e A 1 , 1 riga di selezione, ovvero S 0 e uscite singole, cioè Y. In base alla combinazione degli ingressi presenti sulla linea di selezione S 0 , uno di questi 2 ingressi sarà collegato all'uscita. Lo schema a blocchi e la tavola di verità del 2 × 1 multiplexer sono riportati di seguito.
Diagramma a blocchi:
Tabella della verità:
L’espressione logica del termine Y è la seguente:
Y=S 0 '.UN 0 +S 0 .UN 1
Il circuito logico dell'espressione di cui sopra è riportato di seguito:
Multiplexer 4×1:
Nel multiplexer 4×1 sono presenti in totale quattro ingressi, ovvero A 0 , UN 1 , UN 2 , e A 3 , 2 linee di selezione, cioè S 0 e S 1 e uscita singola, cioè Y. In base alla combinazione degli ingressi presenti sulle linee di selezione S 0 e S 1 , uno di questi 4 ingressi è collegato all'uscita. Lo schema a blocchi e la tavola di verità del 4 × 1 multiplexer sono riportati di seguito.
Diagramma a blocchi:
Tabella della verità:
L’espressione logica del termine Y è la seguente:
Y=S 1 ' S 0 ' UN 0 +S 1 ' S 0 UN 1 +S 1 S 0 ' UN 2 +S 1 S 0 UN 3
Il circuito logico dell'espressione di cui sopra è riportato di seguito:
Multiplexer 8 a 1
Nel multiplexer 8 a 1, ci sono in totale otto ingressi, cioè A 0 , UN 1 , UN 2 , UN 3 , UN 4 , UN 5 , UN 6 , e A 7 , 3 linee di selezione, cioè S 0 , S 1 e S 2 e uscita singola, cioè Y. In base alla combinazione degli ingressi presenti sulle linee di selezione S 0 , S 1, e S 2 , uno di questi 8 ingressi è collegato all'uscita. Lo schema a blocchi e la tavola di verità dell'8 × 1 multiplexer sono riportati di seguito.
Diagramma a blocchi:
Tabella della verità:
L’espressione logica del termine Y è la seguente:
Y=S 0 '.S 1 '.S 2 '.UN 0 +S 0 .S 1 '.S 2 '.UN 1 +S 0 '.S 1 .S 2 '.UN 2 +S 0 .S 1 .S 2 '.UN 3 +S 0 '.S 1 '.S 2 UN 4 +S 0 .S 1 '.S 2 UN 5 +S 0 '.S 1 .S 2 .UN 6 +S 0 .S 1 .S 3 .UN 7
Il circuito logico dell'espressione di cui sopra è riportato di seguito:
Multiplexer 8×1 che utilizza multiplexer 4×1 e 2×1
Possiamo implementare l'8 × 1 multiplexer che utilizza un multiplexer di ordine inferiore. Per implementare l'8 × 1 multiplexer, ne servono due 4 × 1 multiplexer e uno 2 × 1 multiplexer. Il 4 × 1 multiplexer dispone di 2 linee di selezione, 4 ingressi e 1 uscita. Il 2 × 1 multiplexer ha solo 1 linea di selezione.
Per ottenere 8 input di dati, ne abbiamo bisogno di due 4 × 1 multiplexer. Il 4 × 1 multiplexer produce un'uscita. Quindi, per ottenere l'output finale, abbiamo bisogno di 2 × 1 multiplexer. Lo schema a blocchi di 8 × 1 multiplexer utilizzando 4 × 1 e 2 × 1 multiplexer è riportato di seguito.
Multiplexer 16 a 1
Nel multiplexer 16 a 1 ci sono in totale 16 ingressi, cioè A 0 , UN 1 , …, UN 16 , 4 righe di selezione, ovvero S 0 , S 1 , S 2 , e S 3 e uscita singola, cioè Y. In base alla combinazione degli ingressi presenti sulle linee di selezione S 0 , S 1 , e S 2 , uno di questi 16 ingressi sarà collegato all'uscita. Lo schema a blocchi e la tavola di verità del 16 × 1
Diagramma a blocchi:
Tabella della verità:
L’espressione logica del termine Y è la seguente:
Y=A 0 .S 0 '.S 1 '.S 2 '.S 3 '+A 1 .S 0 '.S 1 '.S 2 '.S 3 +A 2 .S 0 '.S 1 '.S 2 .S 3 '+A 3 .S 0 '.S 1 '.S 2 .S 3 +A 4 .S 0 '.S 1 .S 2 '.S 3 '+A 5 .S 0 '.S 1 .S 2 '.S 3 +A 6 .S 1 .S 2 .S 3 '+A 7 .S 0 '.S 1 .S 2 .S 3 +A 8 .S 0 .S 1 '.S 2 '.S 3 '+A 9 .S 0 .S 1 '.S 2 '.S 3 +Y 1 0.S 0 .S 1 '.S 2 .S 3 '+A 1 1.S 0 .S 1 '.S 2 .S 3 +A 1 2S 0 .S 1 .S 2 '.S 3 '+A 1 3.S 0 .S 1 .S 2 '.S 3 +A 1 4.S 0 .S 1 .S 2 .S 3 '+A 1 5.S 0 .S 1 .S 2 '.S 3Il circuito logico dell'espressione di cui sopra è riportato di seguito:
Multiplexer 16×1 che utilizza multiplexer 8×1 e 2×1
Possiamo implementare il 16 × 1 multiplexer che utilizza un multiplexer di ordine inferiore. Per implementare l'8 × 1 multiplexer, ne servono due 8 × 1 multiplexer e uno 2 × 1 multiplexer. L'8 × 1 multiplexer dispone di 3 linee di selezione, 4 ingressi e 1 uscita. Il 2 × 1 multiplexer ha solo 1 linea di selezione.
Per ottenere 16 ingressi dati, abbiamo bisogno di due multiplexer 8 × 1. L'8 × 1 multiplexer produce un'uscita. Quindi, per ottenere l'output finale, abbiamo bisogno di 2 × 1 multiplexer. Lo schema a blocchi di 16 × 1 multiplexer utilizzando 8 × 1 e 2 × 1 multiplexer è riportato di seguito.
