multiplexor
Un multiplexor es un circuito combinacional que tiene 2 norte líneas de entrada y una sola línea de salida. Simplemente, el multiplexor es un circuito combinacional de múltiples entradas y una sola salida. La información binaria se recibe de las líneas de entrada y se dirige a la línea de salida. En base a los valores de las líneas de selección, una de estas entradas de datos se conectará a la salida.
A diferencia del codificador y decodificador, hay n líneas de selección y 2 norte líneas de entrada. Entonces hay un total de 2 norte posibles combinaciones de entradas. Un multiplexor también se considera mux .
Existen varios tipos de multiplexor que son los siguientes:
Multiplexor 2×1:
En el multiplexor 2×1, sólo hay dos entradas, es decir, A 0 y un 1 , 1 línea de selección, es decir, S 0 y salidas individuales, es decir, Y. En base a la combinación de entradas que están presentes en la línea de selección S 0 , una de estas 2 entradas se conectará a la salida. El diagrama de bloques y la tabla de verdad de los 2. × A continuación se muestran 1 multiplexor.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y=S 0 '.A 0 +S 0 .A 1
El circuito lógico de la expresión anterior se proporciona a continuación:
Multiplexor 4×1:
En el multiplexor 4×1, hay un total de cuatro entradas, es decir, A 0 , A 1 , A 2 y un 3 , 2 líneas de selección, es decir, S 0 y S 1 y salida única, es decir, Y. Sobre la base de la combinación de entradas que están presentes en las líneas de selección S 0 y S 1 , una de estas 4 entradas está conectada a la salida. El diagrama de bloques y la tabla de verdad de los 4. × A continuación se muestran 1 multiplexor.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y=S 1 ' S 0 ' A 0 +S 1 ' S 0 A 1 +S 1 S 0 ' A 2 +S 1 S 0 A 3
El circuito lógico de la expresión anterior se proporciona a continuación:
Multiplexor 8 a 1
En el multiplexor 8 a 1, hay un total de ocho entradas, es decir, A 0 , A 1 , A 2 , A 3 , A 4 , A 5 , A 6 y un 7 , 3 líneas de selección, es decir, S 0 , S 1 y S 2 y salida única, es decir, Y. Sobre la base de la combinación de entradas que están presentes en las líneas de selección S 0 , S 1, y S 2 , una de estas 8 entradas está conectada a la salida. El diagrama de bloques y la tabla de verdad del 8. × A continuación se muestran 1 multiplexor.
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y=S 0 '.S 1 '.S 2 '.A 0 +S 0 .S 1 '.S 2 '.A 1 +S 0 '.S 1 .S 2 '.A 2 +S 0 .S 1 .S 2 '.A 3 +S 0 '.S 1 '.S 2 A 4 +S 0 .S 1 '.S 2 A 5 +S 0 '.S 1 .S 2 .A 6 +S 0 .S 1 .S 3 .A 7
El circuito lógico de la expresión anterior se proporciona a continuación:
Multiplexor 8×1 usando multiplexor 4×1 y 2×1
Podemos implementar el 8 × 1 multiplexor utilizando un multiplexor de orden inferior. Para implementar el 8 × 1 multiplexor, necesitamos dos 4 × 1 multiplexores y uno 2 × 1 multiplexor. los 4 × 1 multiplexor tiene 2 líneas de selección, 4 entradas y 1 salida. El 2 × 1 multiplexor tiene solo 1 línea de selección.
Para obtener 8 entradas de datos, necesitamos dos 4 × 1 multiplexores. los 4 × 1 multiplexor produce una salida. Entonces, para obtener el resultado final, necesitamos un 2 × 1 multiplexor. El diagrama de bloques de 8. × 1 multiplexor usando 4 × 1 y 2 × A continuación se proporciona 1 multiplexor.
Multiplexor 16 a 1
En el multiplexor 16 a 1, hay un total de 16 entradas, es decir, A 0 , A 1 , …, A 16 , 4 líneas de selección, es decir, S 0 , S 1 , S 2 y S 3 y salida única, es decir, Y. Sobre la base de la combinación de entradas que están presentes en las líneas de selección S 0 , S 1 y S 2 , una de estas 16 entradas se conectará a la salida. El diagrama de bloques y la tabla de verdad del 16. × 1
Diagrama de bloques:
Mesa de la verdad:
La expresión lógica del término Y es la siguiente:
Y=A 0 .S 0 '.S 1 '.S 2 '.S 3 '+A 1 .S 0 '.S 1 '.S 2 '.S 3 +A 2 .S 0 '.S 1 '.S 2 .S 3 '+A 3 .S 0 '.S 1 '.S 2 .S 3 +A 4 .S 0 '.S 1 .S 2 '.S 3 '+A 5 .S 0 '.S 1 .S 2 '.S 3 +A 6 .S 1 .S 2 .S 3 '+A 7 .S 0 '.S 1 .S 2 .S 3 +A 8 .S 0 .S 1 '.S 2 '.S 3 '+A 9 .S 0 .S 1 '.S 2 '.S 3 +Y 1 0.S 0 .S 1 '.S 2 .S 3 '+A 1 1.S 0 .S 1 '.S 2 .S 3 +A 1 2S 0 .S 1 .S 2 '.S 3 '+A 1 3.S 0 .S 1 .S 2 '.S 3 +A 1 4.S 0 .S 1 .S 2 .S 3 '+A 1 5.S 0 .S 1 .S 2 '.S 3El circuito lógico de la expresión anterior se proporciona a continuación:
Multiplexor 16×1 usando multiplexor 8×1 y 2×1
Podemos implementar los 16 × 1 multiplexor utilizando un multiplexor de orden inferior. Para implementar el 8 × 1 multiplexor, necesitamos dos 8 × 1 multiplexores y uno 2 × 1 multiplexor. el 8 × 1 multiplexor tiene 3 líneas de selección, 4 entradas y 1 salida. El 2 × 1 multiplexor tiene solo 1 línea de selección.
Para obtener 16 entradas de datos, necesitamos dos multiplexores de 8 × 1. el 8 × 1 multiplexor produce una salida. Entonces, para obtener el resultado final, necesitamos un 2 × 1 multiplexor. El diagrama de bloques de 16. × 1 multiplexor usando 8 × 1 y 2 × A continuación se proporciona 1 multiplexor.
